Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった をありえないない話ではないが、Verilog HDLにおいて ・論理 AND : && ・ビット AND : & を間違えると、どうなるか？ これについて、 Sled…