2013-03-25から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Starting Riviera-PRO as the Default Simulator in Xilinx VIVADO™は、 XilinxのVIVADOでAldecのRiviera-PROを組み込んで連携するための作業を教えてく…
Vengineerの妄想(準備期間)
人生は短いけど、長いです。人生を楽しみましょう！
