AldecとVerific

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Verific Design Automation's SystemVerilog, VHDL Parsers Linked with Aldec's Hardware Emulation Solutionによると、HESにVerificのSystemVerilogとVHDLのパーサーを導入する模様。

シミュレータ(Active-HDLとRiviera-PRO)はどうなんでしょうか？

ちなみに、Verificは各種パーサーをいろいろなEDAツールベンダーに供給していますよ。
AlteraとXilinxもそうですよ。

検証、Verification、Aldec