Zynq / Xilinx
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MYIR Announces Xilinx Zynq UltraScale+ MPSoC SoM and Development Board ZU3EGって、Ultra96と同じだけど、Ultra96は484ピンパッケージで、MYIRのは7…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このツイートで、 Ultra96とTPU edgeでデモ動いたわ ということだったので、確認したら、 @ikwzm 氏の Ulra96のDebian 9上で、edge TPUが動いたようです…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ZIA™ DV720 IPコア リリースのご案内 今までのZIA V700は、こちら V700は、上記の図によると ・32bit RISC CPU (ニューラルネットワークの制御用) ・Har…
engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx refines AI chips strategy: It’s not just the neural network 「Chip maker Xilinx on Tuesday held its annual "analyst day" event in New Yor…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために Adam TaylorさんのMachine Learning at the Edge with Xilinx DNN Developer Kit このブログでも、2019年1月25日に書きました。Xilinx/Dee…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinxは、Zynqを開発したときから QEMU を利用しています。このことは何度もこのブログに書いています。 つまり、Zynq、Zynq UltraScale+ MPSoC。。。…
Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PCIe Boardだと、デカいので Note PC や 開発用ボードには載せられませんが、 M.2 module なら小さくていいですよね。 今回は、M.2 moduleのFPGA Board …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のブログ、Xilinx Alveo U280 Data Center Accelerator Cardにも出てきました、Xilinx Runtime これは、PCIeだけでなく、Zynqも対象になっているよ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の金曜日のブログ、Arm Neoverse System Development Platformに出てきた Xilinx Alveo U280 を詳しく見てみました。 Xilinx Alveo U280、当初出て…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった C4MLでのXilinxの発表資料：Compiling Deep Neural Networks for ACAP Devicesの23ページ～34ページまでにACAPのAI Enginesの説明があります。 26ページ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のXilinxのAI Developer HubのData Center編：(その2)の続き。 AWS-Specific FaaS Resources Xilinx ML Suite(Version 18.12.01) Xilix ML Suiteの…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のXilinxのAI Developer HubのData Center編：(その1)の続き。 今日は、二番目のAlveo-Specific Resources Alveoは、Deep Learning用のPCIeボードで…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の月曜日のXilinxのAI Developer Hub 今日はその中のXilinxのAI Developer HubのData Center編 現時点では、次の4つがあるみたい ・Data Center AI …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたので。。。。 XilinxのDNNDKのTutorial Edge AI Tutorials CIFAR10 Caffe Tutorial (UG1335) Cats vs. Dogs Caffe Tutorial (UG1336…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったMicroZed Chronicles: Deephi DNNDK — Deep Learning SDK Xilinxが資本出資後、買収した Deephi の開発した Deep Learning SDKである DN…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ultra96を使った Caffe Machine の記事 : Caffein-AI-tor これ、真面目にやったら、色々なことが学べるね。 ・Ultra96 Xilinx PYNQ (Ultra96用のPYNQを…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Amazon が Xilinxと組んで、Xilinx + AWS Greengrass & Amazon FreeRTOS = Adaptable IIoT Edge を。 IoT Edge 側としては、次の3つ ・a:FreeRTOS on Zy…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ultra96(UltraZed)実践勉強会 今回の勉強会は、FPGAコミュニティのオールスター総動員ですわ。申込順で。紹介しまっす。 Ultra96のセミナーでお馴染みの…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BNN-PYNQ が Ultra96 でも動くような。 まずは、README.md We support 3 boards for hardware acceleration which are Pynq-Z1, Pynq-Z2 and Ultra96 (w…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょうど、昨年(2017年)の今日(10月17日)に開催されたXilinx 開発者フォーラム2017だったんですよね。 今年は日本での開催は無いようですね。。。非常に…
@Vengineerの戯言 : TwitterSystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ハードウェアに、「黄金時代 (Golden Age)」、到来、いや、再来で、Xilinx の VERSAL について書きましたが、 VERSAL の ATF (Arm Trusted Firmware)、U-…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いやー、来たわ。 XilinxのVERSAL。。。AI coreシリーズ、[ これ、10年前に欲しかったわ。やりたかったことがこれで検証出来たわ。 ということは、10年…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 「Ultra96持参ワイワイガヤガヤ会」のブログを書いたのは。7月18日。 それから、Ultra96のシリアルアダプタ(7/23)、各種ARM SoC で TVM が動く そして、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XilinxのFINNについては、2017/3/2(木)にXilinx PYNQ用のBNNにて書きました。 github にもコードがアップされています。 FINN is an end to end framewo…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった THE NEXT PLATFORM の記事： SYSTEM AND CHIP ARCHITECTURE SHIFTS TO A HETEROGENEOUS WORLD そして、もう少し前のFPGA MAKER XILINX SAYS THE FUTURE …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx も攻めてきましたね。 Xilinx ML Suite PCIe ボード上に搭載した Xilinx FPGA を利用した Machine Learning のソリューション。 エッジでは、Zyn…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも何度も取り上げてるPYNQ なんと、お値段が下がって、199ドルに、アカデミックで65ドル。 2016年10月1日のブログ、Pynqのお値段によると、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWS EC2 F1について、みんなでワイワイ調べる会、やりましたから約1年。 Amazon EC2 F1 インスタンスが新機能とパフォーマンスの向上を追加 詳細は、こ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 最近、ちょっと気になっているのが、Xilinx の ZCU104 評価ボード。 なんといっても、お値段が $1,295 から $895 に $400 も下がったわ。。。。 搭載デ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の水曜日(7/18)の「Ultra96持参ワイワイガヤガヤ会」 Ultra96って、96Boardsなのに、シリアルが96Boards用のシリアルアダプタが使えないんですよ。 …
