Zynq / Xilinx
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Announces the Acquisition of DeePhi Tech 出資していたからね。 このブログでも何度も取りあげた DeePhi Tech DeePhi、2017/5/23(火) DeePhi …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いつものようび、色々と調べていたら、気が付きました。 Virtual Platform On AWS FPGA [Virtual Platform On AWS FPGA NVIDIA Deep Learning Accelerat…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾った XilinxのCHaiDNNのサンプルコード。SDSoC 2017.4対応。 サンプルコードでは、 ・AlexNet ・GoogleNet ・AlexNetFCN ・SSD ・VGG-16 ・A…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TwitterでXilinxのSDAccelに関して流れてきたので、ちょっと復習。 XilinxのSDAccelでは、OpenCLをサポートしています。 FPGAで処理する部分をOpenCLの…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 96Boards Comsumer Edition仕様のボード。 96Boardsは、ARMv8コアのリファレンスボードとして開発されたHikeyは、もう三年も前なのね。 お仕事用に、HiK…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinxでも SYCLから2か月。 Xilinx、SYCLに本格的に取り組んでいるみたい。 Compiler Engineer Intern on SYCL for FPGA 場所は、IrelandのDablin いず…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PYNQのプロジェクトが増えているよ。。 PYNQ-Networking センサーのデータをネットに流せるってこと？ QNN-MO-PYNQ 次の2つのオーバーレイをサポート。 …
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @ikwzm さんのUltraZed-EGシリーズ UltraZed 向け Debian GNU/Linux の構築(イントロ編) UltraZed 向け Debian GNU/Linux の構築(Boot Loade…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも紹介したUltraZed。UltraZedは、895ドル！ 日本では、AVNETがUltraZed-EG スターターキットとして販売しています。 お値段は…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった New PYNQ Jupyter Notebook demonstrates Neural Network Transfer Learning using Astronomical Images of Merging Galaxies で知った、Zip…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった VINEYARD Project gets 2x-10x speedup in Apache Spark Machine-Learning App from cloud-based FPGA acceleration によると、 引用 The VI…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinxは、SDAccelにて OpenCL をサポートしています。 で、OpenCLではなく、SYCLでもできるようです。 XilinxのSYCLデモ : Single-source S…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 12月2日(土)に開催したFPGA+SoC+Linux実践勉強会。 半日で、活動の技術内容の説明と実際にやってみるのって、時間的に無理がありましたが。…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XilinxがVirtex UltraScale+ FPGA VCU1525 Acceleration Development Kitをアナウンス Xilinx demos Virtex UltraScale+ FPGA VCU1525 Accel…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 中国のAlibaba、Baidu、そして、今回のHauwei Huawei Unveils Xilinx FPGA-Powered Cloud Server to North America at SC17 AlibabaでもClou…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Unified Deep Learning with CPU, GPU, and FPGA Technologies AMDのWhite Paperのようです。 Allen Rush (Advanced Micro Devices, Inc.)、…
Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、FPGA+SoC+Linux実践勉強会ですね。 開催案内にも書きましたが、 @Vengineerが主催する入門者でも参加できる勉強会は、これで最後になります。 来…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PYNQ Workshopの資料がgithubにて公開されました。 PYNQ Workshop PYNQ Workshop Xilinx PYNQ Workshop セッションのAgendaを引用 Session 1…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった U. of Birmingham team develops fixed-point Deep Recurrent Neural Network using Theano, Python, PYNQ, and Zynq 論文：The implementat…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Selected by Alibaba Cloud for Next-Gen FPGA Cloud Acceleration Alibaba Cloud chooses Xilinx All Programmable devices for its…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeePhiがいろいろとでも、Amazon EC2 F1を利用していますが、 DRAGEN on AWS’ EC2 F1 instances enables ultra-rapid, accurate and cost-ef…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinxのブログ、Get started with Xilinx’s SDSoC and the Zynq SoC on Digilent’s Arty Z7 board. New Digilent blog post shows you how …
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 12月2日(土曜)に、@ikwzmさんの「FPGA + SoC + Linux」の実践勉強会を開催します。 「FPGA + SoC + Linux」動作確認済みのZynqボードは、Art…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Chisel Wrapper for SDAccel RTL Flow XilinxのSDAccelにて、OpenCLではなく、Chiselを使うという作戦？ Chiselのカーネル例、カウンタかな…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zybo Z7 7010じゃなくて、7020も出たね。 メモリは1GBで32ビットなんだよね。お値段は、Z7-20で299ドル、SDSoC Voucher付きは304ドル。 Arty…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Jupyter notebook で QNNのお兄さん、 Rosettaなるものも公開していますね。 XilinxのPYNQ用に、Chisel2にてアクセラレータを開発するってい…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、Xilinxの開発者フォーラム2017ですね。 今回は、 ・Software Application Development ・エンベデッドソフトウェア開発 ・ハードウ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Software Defined Development Environment for Data Center Acceleration Now Available on Amazon Web Services Four free trainin…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RYFT DELIVERS MORE SOPHISTICATED, FASTER CLOUD-BASED DATA SEARCH AND ANALYSIS USING THE AMAZON EC2 F1 INSTANCE RYFT CLOUD ACCELERAT…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Amazon EC2 F1でOpenCLを使った開発ができるようになっています。 Use OpenCL Development Environment with Amazon EC2 F1 FPGA Instances …
