Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Chisel Wrapper for SDAccel RTL Flow XilinxのSDAccelにて、OpenCLではなく、Chiselを使うという作戦？ Chiselのカーネル例、カウンタかな…