Vengineerの妄想

人生を妄想しています。

ZipML-PYNQ




プレゼンテーション資料では、Xeon + FPGA (QPI接続の Stratix V)

このStratix VをPYNQに実装か。。。

ここに「RTL Design for the SGD Engines」があります。

引用
    The top files for training with single-precision floating-point data and quantized data 
    are floatFSGD.vhd and qFSGD.vhd, respectively. 

    The top level interface for both modules is AXI-Stream.

VHDLコードですね。

Pythonコードは、ここ

PYNQ用の bitstream もあります。

ここには、Notebooks