「FPGA+SoC+Linux実践勉強会」の宿題

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

半日で、活動の技術内容の説明と実際にやってみるのって、時間的に無理がありましたが。。。。

あとは、宿題ってことで。

あたし的には、当日までに、
FPGA部の回路（GPIOやDMA）は、Vivadoを使って、XilinxのIPを使って実装してきてもらって
XSim + AXI VIPを使って、シミュレーションまでやってきてくれるかな、と甘い期待をしていたんでしたんですが。
AXI VIPを使ったシミュレーションは、
SystemVerilogによるテストベンチ実践会(2017夏)でのあたしの資料をつかってもらえばいいので。

@marsee101 さんは、キチンとやってくれました。。。素晴らしいです。

FPGA+SoC+Linux実践勉強会での課題をやってみた1（Vivado HLS編）
FPGA+SoC+Linux実践勉強会での課題をやってみた2（Vivado 編）
FPGA+SoC+Linux実践勉強会での課題をやってみた3（Vivado 編2 ACPポートを使用）
FPGA+SoC+Linux実践勉強会での課題をやってみた4（Device Tree Overlay）
FPGA+SoC+Linux実践勉強会での課題をやってみた5（FPGA Region）
FPGA+SoC+Linux実践勉強会での課題をやってみた6（udmabuf、実機テスト）
FPGA+SoC+Linux実践勉強会での課題をやってみた7（dma_pow2 IP のドライバを使用したアプリケーション）

Vengineerの妄想

人生を妄想しています。

「FPGA+SoC+Linux実践勉強会」の宿題