Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-10-15から1日間の記事一覧

JSNUG2010 : 野々下さんの講演

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ラスト、ちょっとお疲れ気味。バッテリーもどうにか持ちそう。 検証メソドロジ混在のテクニック by Cybertech 久しぶりに野々下さんのお話。…

JSNUG2010 : VMMの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 次に一手はこれだ! IPコア開発での検証メソドロジの活用 by ルネサスエレクトロニクス ラスト、2 VMMの事例 + VMM/UVM混在事例 OpenVera(20…

JSNUG2010 : CoMETの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RhapsodyCoMETの連携による開発上流からのシステムレベル検証の実現 by 日本IBM 今日、7つ目。お目当ての講演。本邦初となる、CoMETの事例発…

JSNUG2010 : Virtual Platformの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Virtual Platformを用いたモータ制御ハードウェアの検証事例 by 安川電機 今日、6つ目。興味を持った事例のひとつ目。 メカ制御にVirtual Pl…

JSNUG2010 : Platform Architectureの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Platform Architectureを使ったバス・アーキテクチャ探求の導入に向けて by ニコン 今日、5つ目。 バス・パフォーマンス解析をしたい 簡易負…

JSNUG2010 : Virtual Prototypeの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ルネサスにおけるSynopsys Virtual Prototype適用事例と今後の取り組み by ルネサスエレクトロニクス ソフトウェア開発環境を早期に提供しな…

JSNUG2010 : HAPSの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HAPSを用いたフルチップ検証事例 by パイオニアマイクロテクノロジー プロトタイプの必要性 膨大な検証パターン 顧客からの要求 ソフト開発 …

JSNUG2010 : Synphony C Compilerの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synphony C CompilerによるC言語ベース設計事例 by オリンパスデジタルシステムデザイン 導入目的は、アルゴリズム開発からHW実装までの期間…

JSNUG2010 : 基調講演

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 基調講演 : システムレベル設計ソリューションのあるべき姿 by Synopsys サブシステムのIP化、これは従来路線 ・High Level Synthesis ・App…