JSNUG2010 : Virtual Platformの事例

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Virtual Platformを用いたモータ制御ハードウェアの検証事例 by 安川電機

今日、6つ目。興味を持った事例のひとつ目。

メカ制御にVirtual Platformを利用。
メカトロニクス登録商標、1972年に取っていたのね。知らんかった。

本編

CPU + ASIC (メカ制御)、ASICを検証したい。
やっていることは、20年前と変わらないが、さて。

従来はFPGAでプロトタイプ
    問題点は午前のHAPSの事例とおなじ。
        FPGAとASICではおなじ回路ではなーい。
        検証項目にもれ？  あれれ、ちょっと。検証項目が先のはずだが
     ＝＞ このやり方だと、確かにまずい。

モデルを利用したASIC検証
    CPUシミュレータ + HDLシミュレータ + モデルベースシミュレータ
    モデルベースシミュレータは、Matlab
    CPUシミュレータにSynopsysのMETeorを採用。
    キター、METeor。知っていましたか？ VaSTのCoMETの相棒です。
    ソフトウェア開発用なので時間精度は求めないので、METeorでOK！
     はい、たぶん、当時、世界最速CPUシミュレータはVaSTのものでした。
    CPUシミュレータとHDLシミュレータの連携もできます。VaST製品。
    同期はクロック単位 => 高速のためにアクセス時のみ同期。
    (私も同じようなもの20世紀に作りました。いまでも利用されています)

    今なら、Cプログラム + DPI-C + HDLシミュレータ + モデルベースシミュレータでいいかも？

検証、Verification、Synopsys、Virtual Platform

今日は、休暇で、JSNUG2010に参加中