JSNUG2010 : VMMの事例

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

次に一手はこれだ！ IPコア開発での検証メソドロジの活用 by ルネサスエレクトロニクス

ラスト、2

VMMの事例 + VMM/UVM混在事例

OpenVera(2004)、SyatemVerilog(2006)、追いつかなかった。
検証メソドロジは、生産性、再利用性を向上させるため！

検証のステップは、3段階

    フェーズ1、IPコアのブロックレベル検証
        BFMを利用した検証環境ベース
        タスクベースのダイレクト検証
        サブシステム検証、システム検証への流用も考慮

    フェーズ2、IPコアを含むサブシステム検証
        周辺ブロックを含める
        チェック機能の追加(入力および出力)、モニタなど
        VIPも利用
        (vmm_subenvを利用)

    フェーズ1,2では、テストシナリオ作成工数およびデバック大！

    フェーズ3、ファームウェアを含むシステム検証
        コードカバレッジからファンクションカバレッジへ
        ダイレクト検証からランダム検証へ
            ダイレクト検証は、個々の動作の妥当性を確認
            ランダム検証は、動作間の整合性を確認
        vmm_mssの利用(一連の動作をまとめるのに役立つ) 
        データ損失ケースには、VMM_ds_sbを利用

        最先端の検証では、既にランダム検証では不足しているという。
         その解のそのひとつとしてTBAがある、って。ー

VMM/UVM混在
    混在は、VMM <=> UVMの変換ライブラリで対応
    テストシナリオをUVMとして、シナリオをシーケンスに置き換え。

検証、Verification、Synopsys、VMM

今日は、休暇で、JSNUG2010に参加中