2010-10-20 UVM本、プレビュー(その2) UVM #技術職 Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVM本、プレビュー(その1)の続きです。 Part 3 ： 4.6 (Transaction-Level Modeling in UVM) Part 4 ： 4.7 (UVM Factory) 検証、Verification、SystemVerilog、UVM、Unified Verification Methodology
