日経EDAOnlineの記事：LSIの機能検証をテーマにパネル討論会

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

10月28日(木)にケイデンス主催で行われたIncisiveソリューションによる検証効率向上セミナー」では、
セミナーの最後のセッションにて、パネルディスカッション「機能不具合の撲滅への道筋」が行われました。

この模様は、@EDAExpress さんによるリアルタイム・ツイートにてある程度知ることができましたが、
日経EDAOnlineの記事(by 小島さん)：「引き際の見極めが重要」，LSIの機能検証をテーマにパネル討論会では、より詳しく知ることができます。

小島さんの記事の最後(3)ページ目の

引用

  日米の違いでは，日本と米国の両方で検証関係の製品を担当したという
  日本ケイデンスのAvi Behar氏からもコメントがあった。
  同氏によれば，米国では設計者2人に対して検証専門家１人の比率だが，
  日本では設計者50人に対して検証専門家1人の比率だという。
  公式な数字ではなく，同氏が顧客先に出向いた際に感じた数字だが，
  実情に近いような気がする。
  もちろん，日本が検証に手を抜いているわけではない。
  最初に仕事の役割を細部まで決める米国と，そうでない日本との違いが大きいだろう。

が印象的でした。

日本で設計者50人対検証専門家1人は、設計者がある程度検証もやる。
または、設計者 & 検証者になっているからだと思います。

それから、どちらかというと、設計をやりたい、という思いが強いので、
できれば、検証より設計、という感じになっているのではないでしょうか？

私は、検証って、ASICやSoCだけでなく、アーキテクチャやシステム全体を含めたものと考えているので、
設計 対 検証より、自分が考えたものが正しい(良いもの)かどうかを確認するものが検証と考えています。

そういう意味で、アーキテクチャ、システム全体、ASIC/SoC開発などあらゆるものが
検証の対象と考えます。当然、S/Wを含めて、、、、

またまた、Verification Engineerの戯言でした。

検証、Verification、Cadence