Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Cadence

Tensilica Vision Q7は、Halideにも対応しているよ

Versalengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DSP「Tensilica Vision Q7」を発表、性能が2倍に向上 過去2回取り上げている、Cadence Tensilica 2017年5月6日、Cadence Vision C5 DSPと開発環境 2…

Tensilica DNA 100 Processor IP

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日は、Synopsysでしたが、今日は、Cadence Tensilica DNA Processor Family for On-Device AI Tensilica DNA Processor Family for On-Device AIとし…

Xcelium Parallel Simulator

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CadenceがRocketSimを買収に書いたのが昨年(2016年)の6月7日。 Parallel simulator enables SoCs to get to market fasterで知ったのですが、 CadenceがR…

CadenceがRocketSimを買収

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CadenceがRocketik(RocketSim)を買収しました。 このブログでも、4回紹介しています。 RocketSimは、GPUでGate Simを高速化していましたが。 いつの間に…

Pascal搭載のTegra

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIA、Pascal世代のGPUを搭載した組み込み向けTegraによると、Pascalを搭載のTegraが発表されたと。 といっても、車載用の「DRIVE PX2」に搭載されるT…

CadenceがRocketickを買収

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Rocketick 久しぶりに聞きましたRocketick このブログでは、4回取り上げています。 RocketSim、2011/5/28 RocketSimは、どう?、2012/5/9 RocketSimは…

CadenceのFormalツール

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SynopsysがVerification Compilerにて、Static & FormalとSimulationを統合したのに対して、Cadenceはこの夏、Jasperを買収しました。 今年のJUG(Jasper…

HLSで消費電力を削減

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HLSを使えば、開発生産性が上がり、性能の調整もマニュアル記述のRTLよりも楽チン。 最近はモバイルアプリケーションが中心になっているので、消費電力…

Software-Driven SoC Development

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのRichard Goeringさんのブログ、Software-Driven SoC Development – The Next Big Step in IC Design?、長いですが、読みましょう! Softwar…

RPPのFPGAボード

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CDN Live 2013に行ってきました。 日立、ケイデンスのRapid Prototyping Platformを使用し、IT製品の市場投入期間を短縮の事例発表を聴くために。 引用 …

CadenceのDACビデオ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cadence at DAC 2013には、31ものビデオが公開されています。 Flashなので、iPadではアプリをインストールしないと見られませんが。。。 検証、Verifica…

C-to-Siliconが0.0%って

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Subject: Cadence C-to-Silicon kicked A, but we forgot to tell Gary Smithに対する ケイデンスの反論がDeepChipにアップされました。 C-to-Siliconが…

Udacity

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mentorは、Verification Academyで検証関連の情報を公開していますが、 Cadenceは、UdacityでFunctional Hardware Verificationの講座をやっています。 …

ゲートレベルシミュレーション

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、 Functional Verification Survey -- Why Gate-Level Simulation is Increasingにて、 リチャードさんがゲートレベルシミュレーシ…

VTOSというツール

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、 Software-Driven Verification – a Hot Topic for 2013?の最後に出てきたKozioという会社。 VTOSというツールを出しています。 ど…

2013年は、Software-Driven Verification だって?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログでリチャードさんが Software-Driven Verification – a Hot Topic for 2013?というタイトルでアップしています。 ええええええ、2013…

C-to-Silicon 12.2

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、C-to-Silicon 12.2 Available for Your Holiday Shopping Listでは、 C-to-Silicon の新しいバージョン12.2の紹介を…

Functional Hardware Verification

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのスポンサーによるビデオ、 Functional Hardware Verification (CS348) How to Verify Chips and Eliminate Bugsです。 ユーザ…

AMBA VIP

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのAMBA VIPのプロダクトブリーフ、いろいろ書いてありますね。 信号及びトランザクションレベルの検証にUVMが使えるのね。 それ…

ケイデンスの検証関連ウェブセミナーいろいろ

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2nd Half Functional Verification Webinar Seriesでは、ケイデンスのツールを利用した内容のウェブセミナーがたくさんあります。 121025:…

辻褄があった

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 噂は本当だったでも書きましたが、ケイデンスからHighIP Designに移ったMcNamaraさんに関するインタービュー記事: McNamara comes clean o…

eセミナー開催

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスが10月26日(金)に 今日も明日もSpecmania:Specmanを用いた検証効率改善セミナーを開催します。 一日のセミナーで昼食付きです…

SamsungのPCIe SSDの事例

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、Accelerated Vip Delivers Value for Firmware Driver Validation and Integrationでは、SamsungがPCIe SSDの開発に…

噂は本当だった。

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeepChip(2012.9.13)の Does Michael McNamara left CDNS rumor mean a dead C-2-Silicon? でも噂されていたことは、本当だったようです…

VSPワークショップ

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Virtual System Platform (VSP)のワークショップが開催されるようです。 第一回 2012 年 9 月 26 日(水) 第二回 2012 年 9 月 27 日(木) …

シミュレーションパフォーマンスを改善するための5つのTip

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cadenceのブログ:Webinar: Speeding UVM SystemVerilog Simulation With Software Engineering Techniquesでは、シミュレーションのパフ…

Assertion-Based Verification IP (ABVIP)

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、 Product Update: New Assertion-Based Verification IP (ABVIP) Available Now - Functional Verificationでは、 VI…

Cadence Palladium Dynamic Power Analysis

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CDN Live 2012のDMPの事例発表の最後に出てきたCadence Palladium Dynamic Power Analysis。 気になったので、ちょっと調べてみました。 R…

UVM学習用ビデオ・チュートリアル始めました !

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 以前、UVMのビデオの紹介(こことここ)しましたが、 ケイデンスのサイトでも、 UVM学習用ビデオ・チュートリアル始めました !というページ…

CDN Live 2012:DMPの事例

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CDN Live 2012での:DMPグラフィックスコア開発におけるPalladiumによる検証アクセラレーション適用事例。 DMPといえば、Nintendo 3DSに採…