ゲートレベルシミュレーション

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

ケイデンスのブログ、
Functional Verification Survey -- Why Gate-Level Simulation is Increasingにて、
リチャードさんがゲートレベルシミュレーションが増加していると。

その理由として、4つあげています。

    1. Reset Verification
    2. X Optimism in RTL
    3. Timing Verification on Multi-Cycle/Asynchronous Paths
    4.  Basic Heart-Beat Test

RTLでは検証できない部分をゲートレベルシミュレーションで行うわけですね。

ゲートレベルシミュレーションって、マルチコアで速くなるのでしょうか？

あ、思い出しました。

RocketSim

確か、ゲートレベルシミュレーションに使うって。

RocketSimは、何を速くするの？

検証、Verification、Cadence