@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SynopsysがVerification Compilerにて、Static & FormalとSimulationを統合したのに対して、Cadenceはこの夏、Jasperを買収しました。 今年のJUG(Jasper…