CadenceがRocketik(RocketSim)を買収しました。
このブログでも、4回紹介しています。
DesignをRocketSim、TestbenchをHDL SimulatorでCo-Simしてもかなり速いようです。
RocketSim、Cadenceのサイトはこちら
引用 Main Features Accelerates functional Verilog simulation by over 10X Reduces host memory footprint by over 5X Compatible with the leading simulators Fast compilation of large designs Full debug visibility (VCD, FSDB) Over billion gate capacity Four-state logic Compliant with Verilog IEEE 1364-2001, 1364-2005, VHDL, System Verilog, OVM, VMM and UVM. PLI-compliant interface Runs alongside the test bench
Gateだけでなく、RTLもできるようですね。
CadenceがRocketSimを買収することで、マルチコア対応シミュレータの強化ということですかね。