エミュレータ、SCE-MI
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AccelleraがSCE-MI 2.3の仕様書を公開しました。 SystemVerilogのDPIを使えるようになったのですね。 SystemVerilogのDPIは、最高です。これがあるので…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2014年10月17日(金)に品川で行われた「シノプシス ベリフィケーション・セミナー 2014」にて、コニカミノルタの事例発表がありました。9月19日(金)に行…
Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった LinkedInのとあるグループに投稿されて知ったのですが、S2Cという会社。 FPGA Prototypeのベンダーです。(たぶん、名前は聞いたことはある…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった VirtualTurbo-IIは、日立情報通信エンジニアリング(株)が提供しているエミュレーション環境。 LogicBenchをFPGAボードとしたもので、 PCとは…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった S2CのSCE-MIは、PCとFPGAボード間をUSBで接続しています。 これもいいアイデアですね！ でも、FPGAボード側にUSBデバイスを処理するためのCP…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EVE 0-Bug Conference 2011 Summerに行ってきました。 EVEの講演が5つ(40分+30分+15分+15分+15分)、ARM(45分)、そしてユーザ事例が45分。 ユ…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SpringSoftがProtoLink Probe Visualizerというハードウェア検証・デバッグソリューションをアナウンスしました。 EDA Expressの記事：Sprin…
Verification Engineerの戯言 : [http://mobile.twitter.com/vengineer Twitter]、Twitter新聞：[http://paper.li/Vengineer Daily Vengineer's] [http://sites.google.com/site/allofsystemverilog/ SystemVerilogの世界へようこそ]、[https://sites.google…
Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった "New Standards and Interface Technical Committee Update",Brian Baileyというビデオがアップされていま…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Brian BaileyさんのFundamentals of Accelerated Functional Verificationでは、機能検証のアクセラレーションについて説明しています。 よ…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDAOnlineに InPA SystemsのFPGA利用のSoCプロタイピングに新風，既存のFPGAボードと論理シミュレータを活用 by 小島さんがアップされました…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EEDesignにInPA Systemsの記事:touts 'active debug' for FPGA prototypingがアップされました。 EEDesign Indiaの記事の方がちょっと長いで…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAベースのツールベンダであるInPA Systemsが始動。 数年前(もしかしたら、昨年)、知り合いが日本での立ち上げをやっているのを知ったが、…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ EVEのサイクルベース対トランザクションベースのデモ、結構おもしろいです。 Mandelbrotと呼ばれるフラクタルを計算するもので、処理スピードの違いを見せてくれます。 トランザクションベース…
