Accelaration ?

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Brian BaileyさんのFundamentals of Accelerated Functional Verificationでは、機能検証のアクセラレーションについて説明しています。
より抽象度が高い記述とテストベンチを含む環境のアクセラレーションをどのようにするかというものです。
この記事、実は、EETimesのTraining CourseのビデオFundamentals of Accelerated Functional Verificationの宣伝です。
なお、このビデオをビデオのスポンサーは、EVEです。見るにはユーザー登録が必要です。

アクセラレーションのポイントは、次の2つのようです。

    1)、より抽象度が高い記述を利用する。そのとき、トランザクションレベルモデルを使う(デザインとテストベンチでも)。
　　2)、できる限りハードウエアアシストを利用する。 

この2点について、ビデオではどのように説明しているのでしょうか？是非、見て確認してみてください。

検証、Verification