DVCon 2011：High-Level Synthesis Walks the Talk

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

DVCon 2011の
High-Level Synthesis Walks the Talk: Synthesizing a Complete Graphics Processing Application
では、MentorのThomas Bollaertさんが語ってくれています。

Thomas Bollaertさんは、メンターのブログでHLS Fundamentalsを連載しています。
このHLS Fundamentalsは、Catapult-Cでの記述について語っています。

High-Level Synthesis Blue Bookも参考にしてくださいね！

検証、Verification、SystemVerilog、HLS、Mentor