InPA Systems : EEDesignの記事

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

EEDesignにInPA Systemsの記事:touts 'active debug' for FPGA prototypingがアップされました。

EEDesign Indiaの記事の方がちょっと長いです。

検証、Verification、FPGA

InPA Systemsの関係者の方、連絡お待ちしております。
Verification.Engineer アット Gメール