Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう！

2010-10-21から1日間の記事一覧

FPGAが止まらない

FPGA #技術職

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAが止まらない、Xilinx/Altera共に。 EDA Expressのサイトから Xilinx 619.7M 594.7M 529.0M 513.3M 415.0M 376.2M 395.9M 458.6M Altera…

UVM本が$60に！

UVM #技術職

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった A Practical Guide to Adopting the Universal Verification Methodology (UVM)が値下げしました。 その前の値段まで覚えていませんが、今、…