Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HLSは、ASIC/SoC開発のためのものだと思っていてはダメよ！ FPGAにこそ、HLSを使う。 なぜなら、目の前にFPGAがあるのにそこに焼き込む回路…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週のSYNOPSYS USETS MEETING 2010でのSynphony C Compilerの事例にしろ、 今日の某所での事例発表の前のベンダーサイドのプレゼンにしろ、…