FPGAにこそ、HLS

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

HLSは、ASIC/SoC開発のためのものだと思っていてはダメよ！
FPGAにこそ、HLSを使う。
なぜなら、目の前にFPGAがあるのにそこに焼き込む回路が何ヶ月も先なんてありえない。
少なくても、1週間。できれば、即日。
そんな状況にならないとダメじゃないかと思うんです。
今日頃ごろ。

今日の事例もそのことを訴えています。1件だけでなく、、

でも、FPGAのツールとしてはお値段が、、、ここをなんとかしないと。。

FPGAはこれから多くの人が使っていくので是非、検討をお願いします。

Verification、検証、HLS、FPGA