2010-10-24 JSNUG 2010 ： リコーの事例、日経EDAOnlineの記事 Synopsys #技術職 Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった おもいっきりブログに書いておいて、当日、リアルタイム中継しなかったのです。 すみません。っと、懇親会でお詫びしました。 リコーのK氏のDSP復刻プロジェクト，開発段階から利用段階へと駒を進めるがアップされました。 本文ではしっかりと名前が出ているのに、タイトルは、「K氏」なのはなぜでしょうか？ いつも、K氏のプレゼン資料はわかりやすい。今回も同様、いや、ますます良くなっているかも？ 来年もどうやら、あるな、っと期待するのは、小島さんだけではないだろうに！ EDA Expressの記事も追加しました(2010.10.29)。 【JSNUG】LISA言語の生産性は高位合成と同等-リコー木村氏がDSP開発例を紹介 Kさん、人気ものですね！ 検証、Verification、Synopsys P.S 図6の基板の写真、反転している？
