2010-10-19から1日間の記事一覧
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synphony C CompilerによるC言語ベース設計事例 by オリンパスデジタルシステムデザインに対する、 EDAOnline by 小島さんの記事がアップさ…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスとザイリンクスは、「ChipEstimate」内にXilinx IP Ecosystem micrositeとして「Xilinx IP Portal」を開設したようです。 FPGAもI…
Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ModelSim XEが無くなるに対応して、Aldecがキャンペーンを始めました。 Active-HDL Designer Editionを50%オフでご提供! Nodelock 1 Year T…