2010-10-29 High Performace SoC Modeling with verilator SystemVerilog #技術職 Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった mersee101さんのツイートからたどって見つけたこのPerformance SoC Modeling with verilator、 60頁の読みごたえたっぷり。 論理合成可能なCPUモデル(OpenRISC 1000)をverilatorを使って、 C++モデルに変換し、SystemCで高速シミュレーションするというお話。 題材に対して、どこをどうしたかまで詳しく説明があります。 簡単に言うと、CarbonのModelBuilderのようなものです！ 検証、Verification、Verilog HDL、SystemC P.S marsee101さんのツイートに直ちに反応した方がいました。 Verilator の導入（C++モード）、実行環境を立ち上げ、シミュレーションまで行っています。 素晴らしいです。
