Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう！

2014-07-09から1日間の記事一覧

AXI4 Slave Bus Functional Model

FPGA #技術職

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAの部屋の@marsee101さんがAXI4 Slave Bus Functional ModelのVerilog HDL/VHDL版を公開してくれました。 AXI4 Slave Bus Functional Model のVerilo…