Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Assertion

Jasper Designの代理店

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Jasper Designの代理店が変わるようです。 なぜなら、CONTACT USを見てみると、 JAPAN のところがサイバーテックではなく、個人名になって…

Verilog-AMSでもアサーションができるんだ

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ssertion-based verification in mixed-signal designによると、 Verilog-AMSでもPSLやSVAをサポートしているものがあるようです。 よーく記…

ActiveProp

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 既に、 【Jasperの新製品「ActiveProp」は3種類のプロパティを自動生成 と Jasper,設計データとシミュレーション結果からSVA形式のアサーシ…

Zocaloも日本で使えそう!

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zocalo Techについては、シンコムのブースにて説明を聞きました。 (ブースでは、前日、某飲み会にてお会いした方からの説明でしたので、 前…

私も使ってみたいNextOpのBugScope

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日はお休みです。朝からブログ書いています。 私、寒いの嫌いです。辛いです。あの暑い、夏が懐かしいです。あー。 本題に入ります。 昨日…

NextOpのBugScopeは、使ってみたいツール?

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeepChipのSubject: NextOp BugScope, Zocalo Zazz, Breker Trekを読んでみたら、 NextOpのBugScopeは結構期待されているようです。 BugScop…

VHDLでSVAを使うと

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SystemVerilog Assertions for VHDLでは、 SystemVerilog AssertionをVHDLコードに適応すると、 VHDLの出力ポートをSVAの入力ポートにバイン…

ZocaloでSVA

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DAC2010でも話題になったZocalo Tech。 今回は、Zocalo TechのWHITE PAPERを読みました。 ENABLING ASSERTION BASED VERIFICATION(18ページ…

たくさんあるんだよ、ABVの記事って

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ: Verification Goldmine: 50 User Papers on Formal, Multi-Engine, and Assertion-Based Verification (ABV) では、AB…

設計者のためのSVAチュートリアル

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ブラブラしていたら、Introduction to SVA Assertions for Design Engineersを見つけました。 どうやら、Zocalo Techのツールを使ってのSVA…

OVL 2.5

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OVL 2.5が2010年7月にリリースされています。 ・Verilog HDL 1995 ・VHDL 1993 ・PSL 2005 ・SVA 2005 のライブラリがソースコードで提供さ…

NextOpの代理店が決定

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NextOpのBugScopeとは?で紹介したNextOpの代理店がベリフォアに決まったようです。 そのベリフォアは関西に事務所を開設したようです。 どうやらけ…

NextOp comes out of stealth mode. Tackles assertion synthesis.

Verification Engineerの戯言 : SystemVerilogの世界へようこそ 5月6日に日記、NextOpのBugScopeとは?に書きましたNextOpのBugScopeについての Brian Baileyさんの記事NextOp comes out of stealth mode. Tackles assertion synthesis.です。 この記事の最…

NextOpのBugScopeとは?

Verification Engineerの戯言 : SystemVerilogの世界へようこそ EDA Expressの新興EDAベンダNextOpがアサーション自動生成ツール「BugScope」をリリースによると、RTLのデザインとテストベンチから機能検証用のアサーションと機能カバレッジのプロパティを自…

OVL 2.0 正式リリース

Verification Engineerの戯言 OVL 2.0ベータリリースについて、2007年4月28日に書きましたが、 http://blogs.yahoo.co.jp/verification_engineer/4542337.html 0VL 2.0正式版がリリースされました。 http://www.accellera.org/activities/ovl/ 検証、Verific…

OVL 2.0 Betaリリース

Verification Engineerの戯言 AccelleraからOVL(Open Verification Library) 2.0 Betaがリリースされました。 http://www.accellera.org/activities/ovl/ OVL 2.0では、Verilog 1995, SystemVerilog 3.1a, PSL 1.1(Verilog flavor)による実装です。 Verilog …