Verification Engineerの戯言
AccelleraからOVL(Open Verification Library) 2.0 Betaがリリースされました。
http://www.accellera.org/activities/ovl/
OVL 2.0では、Verilog 1995, SystemVerilog 3.1a, PSL 1.1(Verilog flavor)による実装です。
Verilog HDL記述のOVLモジュールを使う場合は、チェッカー部分にPSL/SystemVerilog/Veilog HDLの
いずれを使うかは、マクロ(OVL_PSL/OVL_SV/OVL_VERILOG)にて行っています。
チェッカーとして使用する記述は、使用するツールがサポートしている言語やライセンスによって
変える必要があるので、マクロで切り替えるのはいい方法だと思います。
検証、Verification、Asserti
