SynopsysのFellow、Janickさん(Janick Bergeron)が2月に行われたDVConでTechnical Excellence Awardを.
昨年度のJohn Aynsley, Doulos CTOに続いて、2人目。
昨年度のJohn Aynsley, Doulos CTOに続いて、2人目。
Janick Bergeron Receives Accellera Systems Initiative Technical Excellence Award
Synopsysのプレスリリース、Accellera Honors Janick Bergeron with Second Annual Technical Excellence Awardでも紹介しています。
Synopsysのプレスリリース、Accellera Honors Janick Bergeron with Second Annual Technical Excellence Awardでも紹介しています。
私はJanickさんがQualis Design時代に書いたWriting Testbenches: Functional Verification of HDL Modelsで知りました。その時は、まだ、Verilog HDL/VHDLでどう検証するかだったのですが、第二版ではVera、第三版ではSystemVerilogに進化しました。
第二版、第三版はアマゾンから購入できますが、第一版はマーケットプレイスか中古のみですね。Kindle版もありますが、それでも10000円以上します。
ちなみに、私は、第一版、第二版、第三版を持っています。どの版かにサインを貰いました。
第二版、第三版はアマゾンから購入できますが、第一版はマーケットプレイスか中古のみですね。Kindle版もありますが、それでも10000円以上します。
ちなみに、私は、第一版、第二版、第三版を持っています。どの版かにサインを貰いました。
Writing Testbenches: Functional Verification of HDL Modelsは、検証のバイブルです。
検証、Verification、Synopsys
