Accellera Breakfast and Panel Discussion: "UVM: Charting the New Territory"

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった。

Accellera Breakfast and Panel Discussion: "UVM: Charting the New Territory"が15日に開催されます。

なんでこんなに早いのでしょうか？ 7:30 am - 9:00 am (通勤途中。。。)

パネリスト
    Sharon Rosenberg, Cadence
    Hillel Miller, Freescale
    Mohamed Elmalaki, Intel
    Tom Fitzpatrick, Mentor
    Janick Bergeron, Synopsys
    Stacey Secatch, Xilinx

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology