DVCon2011：Off To The Races With Your Accelerated SystemVerilog Testbench

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Off To The Races With Your Accelerated SystemVerilog Testbench
この論文は、MentorのTransaction-Based Verification実例。

著者の一人、Hans van der SchootさんはSynopsysのJanickさんのQualis時代の同僚。

ということで、ADVISORY/Synopsys to Deliver Keynote, Lead SystemVerilog Tutorials at DVCon 2006.の

  -- Technical Papers
     Thursday, February 23, 9:15 AM - 10:45 AM
     Transaction-Level Functional Coverage in SystemVerilog
     Presenters: Janick Bergeron of Synopsys and Hans van der Schoot of XtremeEDA Corp.

は、納得。

MentorのエミュレータでのTransaction-Based Verification対応は、Proxy+XRTLです。
EVEのZEMI-3(DPI-Cベース)とは、ちょっと違います。
なぜなら、Mentorはエミュレータだけでなく、シミュレータ(ModelSim/QuestaSim)を持っていますが、
EVEはシミュレータを持っていません。
ですから、エミュレータ単体だけでも検証できる環境が必要なんです。と思います。

検証、Verification、SystemVerilog、SCE-MI、Mentor