Verification Engineerの戯言
http://blogs.yahoo.co.jp/verification_engineer/3514321.html で紹介しました
15th European SystemC Users Groupのプレゼンテーション資料が公開されました。
http://www-ti.informatik.uni-tuebingen.de/~systemc/fifteenth_escugm.html
その中のMentorの資料では、SystemVerilogとSystemCのTLMモデルを混在して使用するときの
方法について説明しています。SystemVerilogのDPIを使うことでSystemCとの接続を行うようです。
Mentorは、AVM(Advanced Verification Methodology)というSystemCとSystemVerilogの両方で
利用できるライブラリをオープンソースで公開しています。
http://www.mentorg.co.jp/solution/sv/avm/index.html
今回のプレゼンテーション資料は、このAVMへの応用だと思います。
OSCI(http:://www.systemc.org)からSystemC 2.2正式版がリリースされ、TLM 2.0もDACで正式リリースされる予定です。
AVMの中では、SystemCとSystemVerilogは別々の環境として提供していますが、
2つの言語間での接続ができるようになれば、SystemCベースで開発したTLM環境にSystemVerilogの
TLMを適応することができます。つまり、SystemCからSystemVerilogへのスムースなつながりができるようになるのです。
実際に使えるようになるのは、AVMの次のバージョンになるのか、それとももう少し時間がかかるのか?
