Acceleration of SystemC and TLM-2.0 Testbenches with Co-Emulation

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Verification Academyに
Acceleration of SystemC and TLM-2.0 Testbenches with Co-Emulationが追加されました。

　引用(6つのセッションから構成されています)

  ・Introduction to Acceleration of SystemC and TLM-2.0 Testbenches with Co-Emulation
　・Why SystemC and TLM-2.0 Testbench Modeling?
　・The SCE-MI 2.0 Standard
　・The OSCI TLM-2.0 Standard
　・Modeling SystemC TLM-2.0 Drivers and XLeratable Transactors
　・Modeling SystemC TLM-2.0 Monitors and Talkers

5番目のXLeratable Transactorsって、何なのでしょうか？
セッション見ると、分かるのでしょうか？17分ぐらいなので見てみました。
はじめの数分、ずーと喋っているだけです。と思ったら、3分ぐらいでスライド登場。
その後のModeling SystemC TLM-2.0 Monitors and Talkersも14分ぐらいなので見ました。

うー、そういうことなんですね！詳細は、ビデオを見てください。

検証、Verification、Mentor、TLM-2.0

P.S
Verification Academyは、検証について勉強するには非常に良い教材です。
すべてではありませんが、日本語字幕も付いていますし、iPad/iPhoneなどでも見られます。

今日は、訪問者少ないですね！