祝：1000エントリ

Verification Engineerの戯言

2007年3月3日に本ブログを開設してから、本エントリが1000エントリ目になります。
結構、書いたのですね。自分でも、結構、びっくりしています。何しろ、日記など書いたことないのですから！

で、今までのエントリの統計は、

トップ10
    OVM 		176
    映画好きの戯言 	165
    VMM 		100
    検証全般 		82
    SystemVerilog 	76
    SystemC 		63
    Bluespec 		39
    TLM 2.0 		32
    OVP 		24
    Mentor 		21

    書籍 		20
    OVM & VMM 		20
    Virtual Platform 	18
    e 			17
    DPI-C 		16
    AVM 		13
    CQ出版 		12
    Truss/Teal 	10
    URM 		10
    Google/Youtube 	10
    お知らせ 		10
    STARC 		9
    Aldec 		9
    Synopsys 		9
    お仕事 		8
    HLS 		7
    Cadence 		6
    検索 		4
    Vera 		4
    リンク 		4
    Verification 3.0 	3
    VHDL 		3
    投票 		3

でした。

    SystemVerilog + OVM + VMM + OVM & VMM + AVM + DPI-C で、
        76 + 176 + 100 + 20 + 13 + 16 = 401 で、約4割。
    SystemC + TLM 2.0 + OVP + Virtual Platform で、
        63 + 32 + 24 + 18 = 137 で、約1/8。

    あわせて、401 + 137 = 538 で、半数。

検証、Verification