AMD Zen APU

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

北森瓦版、16-core “Zen” APUの詳細がリークによると、Zenは4コアで1つのクラスタになり、
1クラスタで8MBのL3キャッシュを共有する。各CPUコアは512KBのL2を持つので、1クラスタには2MBのL2になる。

各クラスタ間はどんな感じの接続になるんでしょうかね？
インテルのようにリングバスになるのでしょうか？

16コアもあるのでメモリが大変なんでしょうね。4チャネルのDDR4メモリコントローラ。
1クラスタ当たり1メモリコントローラになるので、そんなにパフォーマンスは出なさそう。

そこで、HBMが出てくるのでしょうかね。

このZen CPUに、GreenlandというGPUが搭載されるので、めちゃくちゃ大きなシリコンになりそうですね。