Cavium’s Thunder Xの性能

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

いつものTwitterのTLから。

Investigating Cavium’s ThunderX: The First ARM Server SoC With Ambition

2頁目に全体のブロック図が。コレによると48個のコアに対してへ、L2(16MB)のみ。

いろいろと教えてもらって、特許の図によると、
8コア単位のクラスタが6個付いていて、メモリコントローラ内にL2(16MB)があるみたい。
2チップ間(メモリコントローラ間)をインターコネクトで接続しているようです。

これじゃ、帯域は稼げるかもしれないが、レイテンシーは遅いよね。
まるで、GPGPUのような構成ですね。