Intel CXL

neerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Intelが発表したCXL(Compute Expres Link)

White Paperは読みました。CXL Specification 1.0 Released: New Industry High-Speed Interconnect From Intel
Specificationはユーザー登録(会社のメールアドレスじゃないとダメ)のようなのでスキップ。

解説記事としては、New CXL Details at Intel Interconnect Day 2019が詳しかったな。Intel Interconnect Day 2019のプレゼン資料から解説していました。

記録のために、メモ

　　・PCIe x16のCard Slotにさせる

　　・CXL.io, CXL.cache, CLX.memory の3つのタイプがある (PCIe では、CXL.cache に相当するものは無かった)

　　・PCIe のStackに加えて、CXL Stack として、CXL Transaction Layer, CXL Link Layer,
      CXL.cache/CXL.mem Transaction Layer, CXL.cache.CXL.mem Link Layer を追加
　　　物理層は、PCIe と同じものを使う

　　・PCIe は、5.0 (32Gbps)を使う。将来的には、PCIe 6.0でも

　　・CXL's Protocol は、ASymmetry (QPI/UPIは、Symmetry)

IntelがUPIに、FPGA(確か、Arria 10GXを接続してアクセラレータを作ることやっていましたが、
FPGA側にもUPI Caching Agent/UPI Home Agent を入れなければいけないので、これ結構大変＆規模が多きんだと思う。。。

FPGAエクストリーム・コンピューティング 第8回 (2016/08/24)のLTでお話した内容、「Xeon+FPGA への妄想」 どうやって実装するのか？では、
Xeon BroadwellとArria 10GXになっていて、QPIで接続。Intel QPI IP/Intel SPL2 IPなるIPが必要だったみたい。

それから、QPI/UPIは、Symmetryで、CXL's Protocolは、Asymmetry。
これって、Arm のAXI 5のCPUとGPUの関係。
CPUのキャッシュはGPUがスヌープできるが、GPUのキャッシュをCPUをキャッシュできない。
GPUをCXLのデバイスと置き換えると同じになる。。。

Intel、PCIe Gen 3で、これから PCIe Gen 4だしてくるのに、2020年には、PCIe Gen 5 + CXL 出すとは。。。
大丈夫だろうか。。。。