@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このツイートで、 A Hardware-Software Blueprint for Flexible Deep Learning Specializationなる論文しったんだけど、 これ、VTAのバージョンアップの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あらら、今日から7月。今年も、半年経っちゃったよ。早いなー。 TVM For Fun and Profit Tutorial, at FCRC 2019にて、各発表の資料が公開されています…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMのドキュメント眺めていたら、見つけました。 TVM Codebase Walkthrough by Example 引用 Getting to know a new codebase can be a challenge. This…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVM v0.5正式リリース ・Fully featured 8-bit network support 8bit quantizer Arbitrary bits quantization algorithm Intel cpu support ・NVidia GP…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMのソースコードを眺めていたら、Rustのfrontend が投入されているのに気が付きました。 [RUST[FRONTEND] Add rust frontend v0.1] PR #2292によると…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今回が最後。 モデルの実行部分。 def test_resnet(): # Load the model model_path = os.path.join(os.path.dirname(os.path.abspath(__file__)), 'res…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のWS Neo-AI DLRのソースコード解析(その2)の続き。 TVMバックエンドの時は、SetupTVMModuleにて、TVMモデルを実行するための環境を構築しています…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日の続く、AWS Neo-AI DLRのソースコード解析(その1) DLRModelクラスは、ここで定義されています。 DLRModel::DLRModel(const std::string& model_pat…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWS Neo-AIってどんな感じ？に続きで、ソースコード解析していきます。 まずは、テストコード。 load_and_run_tvm_model.py。この中のResnetの例。 def …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWSの「Neo-AI project」の復習。 Neo-AIは、Re:Inventにて、Amazon SageMaker Neo – Train Your Machine Learning Models Once, Run Them Anywhereとし…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週(1/23)、AWSが「Neo-AI project」をオープンソースにしましたね。 AWS launches open source Neo-AI project to accelerate ML deployments on edge…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった お髭の人が盛り上がっていたTVM and Deep Learning Compiler Conference 当日はTwitterにいろいろ流れてきたのですが、講演ビデオやスライドが公開され…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Building a Cross-Framework Deep Learning Compiler via DLPack PyTorch と TVM を繋ぐために、 DLPack: Open In Memory Tensor Structure といいうも…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾った 各種ARM SoC で TVM が動くと。 [AUTOTVM TOPI integration for ARM CPU] 動作確認したSoCは、 ・Firefly-RK3399 : 2 x Cortex A73 1.8…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMがとうとう、FPGA(PYNQ)へのパスを出してきましたね。 VTA: An Open, Customizable Deep Learning Acceleration Stack ・各種フレームワーク (PyTorc…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMも攻めてきたよ。 TVM v0.3については、昨日のブログに書きましたが、今度は、AutoTVMの論文。 Learning to Optimize Tensor Programs この論文を呼…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMの開発者(Tianqi Chen : @tqchenml)の ツイート)で TVM 0.3 がリリースされたのを知りました。 リリースノートから 引用 ・TOPI Vision operators SS…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVM v0.2がリリースされたけど、お兄さん、今度は、Vulkanだってよ。 [BACKEND Vulkan Runtime and SPIRV Codegen] SPIRVのコード生成部は、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVM v0.2がリリースされました。 v0.1がリリースされたのは、2017年8月17日なので、約6か月ですね。 引用 Backend support Support LLVM mainline(4.0, …

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Optimizing Mobile Deep Learning on ARM GPU with TVMは、OpenCLコードを生成して、ARM Mali-T880MP4で実行。 コードは、githubに ARM Comp…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 96boardsのブログにて、NNVM/TVM on HiKey960 ・Installing NNVM ここまでは、PCで実行 ここからは、Hikey960 で実行 ・Building TVM runtim…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週は、Intel で攻めるつもりでしたが、急遽変更。 NNVM Compilerがアナウンスされました。 昨日のIntel Nervana Graphに対抗するもの。 既…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVM: An End to End IR Stack for Deploying Deep Learning Workloads on Hardware Platforms DMLC open-source communityのTVM ちなみに、D…