@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったもの、Philip Moorby, 2016 CHM Fellow Verilog HDLの生みの親、Philip Moorbyさんのインタービュー。 このツイートの写真に、 Verilog…