Philip Moorby, 2016 CHM Fellow

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Twitterで拾ったもの、Philip Moorby, 2016 CHM Fellow

Verilog HDLの生みの親、Philip Moorbyさんのインタービュー。

このツイートの写真に、
Verilogという名前がどのようにして誕生したのかも出ています。

P.S
Superlogが買収される前に来日したときのセミナーで、ご本人にお会いすることができました。

しかしながら、
著書(Verilog Hardware Description Language)を持っていくのを忘れたのをサインを貰えないという大失態をしてしまいました。