@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
先日のIntelのセミナーで、Open FPGA Stackを発表。
新リリースのインテル® オープン FPGA スタックがユーザー環境のプラットフォーム開発をサポートhttps://t.co/aR5gOZLVRv
— Vengineer＠ (@Vengineer) 2020年11月19日
こちらの図(組み込みURLで引用します)を見ると FPGA部は、AFUなんですね。
結構リッチなFPGAでないと対応してなさそう。
とこちら。
AFUに関しては、このブログでは2014.12.05に最初に取り上げていますね。
Open Programmable Acceleration Engine も 2.0.0 になったようです。
OPAE SDK 2.0.0
そのほかいろいろ
そんでもって、Intel Compiler for SystemCなるものもひっそり公開しています。
どうやら、DvCon'2019で発表していたらしい。
SystemC-to-Verilog Compiler: a productivity-focused tool for hardware design in cycle-accurate SystemC at DvCon'2019, full paper pdf
Temporal assertions in SystemC at DvCon'2020 and SystemC evolution day'2020
というのもあるらしい。下記のEvent内容にもあったが、スライドは？
DvConf'2020にもあった。
関連ブログ：
