2017-10-29 16nmでRISC-V マルチコア/RISC-V #その他コンピュータ Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 9月12日のブログ、511のRISC-Vコアとディープラーニングの新しい論文。 Experiences Using the RISC-V Ecosystem to Design an Accelerator-Centric SoC in TSMC 16nm 先端プロセスによるRISC-Vの実装。 下図は、上記論文の2頁目の図1を引用しています。 汎用処理用に64ビットコアが5個載っている各コアは、AXIで内部バスに接続。 また、各コアのROCCがRISC-V 32ビットコアがたくさんの部分（５１１コア）とBNNアクセラレータに接続。
