Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-01-18から1日間の記事一覧

ModelSim 6.6

Verification Engineerの戯言 : SystemVerilogの世界へようこそ OVM ForumでMentorから6.6を使えば?という内容があったので調べてみたら、 どうやら、6.6はリリース済みのようです(先週は、まだリリースされていなかったのだが)。 ModelSim PE - Simulation…

SystemVerilog: process(その4)

Verification Engineerの戯言 : SystemVerilogの世界へようこそ processは、VVM 1.2の中でも使われています。使われている場所は、 vmm-1.2/sv/RAL/vmm_ral_backdoor.svの210行目です。 210: local process update_thread; ハンドルが生成される場所は、同じ…