Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

2021-03-01から1ヶ月間の記事一覧

2021年3月の映画鑑賞

映画好きの戯言3月、32本、アマゾン100円(12本)、DVD(3本)2月、25本、アマゾン100円(10本) 1月:26本、アマゾン100円(5本)アイネクライネナハトムジーク (2019)、アマゾン、100円 ちょっと自主映画っぽかった。「愛がなんだ」の今泉力哉監督あの娘、早くババ…

XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その5)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その5)。その1、その2、その3 については、下記のブログを参照…

MIT の Song Han さん の 講演ビデオ (OFA : Once-for-ALL Netowrk) を眺めて

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに この記事では、MITの Song Han さんの講演ビデオ(OFA : Once-for-ALL Netowrk ) を観て、そこから得られたものをまとめたものです。Sang Hanさ…

XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その4)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その4)。その1、その2、その3 については、下記のブログを参照…

XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その3)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その3)。その1、その2 については、下記のブログを参照してくだ…

XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その2)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに 前回は、XilinxのQEMU+SystemC + Verilog HDL (Verilator) のデモの内容の内、下図のQEMU と SystemC の zynqmp を繋ぐ部分を探ってみました。…

XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その1)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに このツイートから Xilinx の QEMU のソースコードを眺めることにしましたXilinxのQEMU環境、面白い。Zynq/ZynqMP/VersalのARMコアをQEMU上で動…

ANDES TECHNOLOGY の RISC-VのOpenCL

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに たまたま、Youtube の RISC-V International の「Andes OpenCL for RISC-V」を見てみたら、ANDES では RISC-Vコアを使ったアクセラレータを Op…

XilinxのHLS front end のソースコードが github にて公開されました

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに XilinxのHLSがgithubにアップされたのを知ったのは、2月27日です。Xilinx Vitis HLS LLVM 2020.2これは、いったい何なんでしょうか?https://t…

Apple M1 (Mac mini) の PCIe 関連の更新

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに Apple M1 の PCIe に関しては、このブログで過去3回、アップしています。vengineer.hatenablog.comvengineer.hatenablog.comvengineer.hatenab…

RISCVのQEMUのソースコードを眺めてみた

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに QEMUはオープンソースのプロセッサエミュレータです。対応するプロセッサは、x86だけでなく、ARMやRISCVも対応しています。 www.qemu.orgGoogl…