はじめに
昨日の半導体チップの雑談で、Intel Gen12 & Chipset のお話をしました。
毎週日曜日の11:00-12:00に半導体チップの雑談をやっています。
— Vengineer＠ (@Vengineer) 2021年10月9日
来週10/10(日)のGoogle Meetは
https://t.co/nO0WPvIk2k
です
Intel Gen12 CPUについて、雑談をします。
関連ブログ：IntelのGen 12 と Chipset は、SERDESだらけ？https://t.co/3aEPznTtRQ
お話の中で、CPU <=> I/O Chipset の間の DMI が x8 DMI 4.0 になっていました。
DMI (Direct Media Interface)
DMI について、上記の Wiki の復習しました。
DMIは、物理層としては PCIe Express を使っているようです。下記のように、2006年にDMIとして登場しました。基本的には、x4 の実装です。
- DMI (2006)
- DMI 2.0 (2011)
- DMI 3.0 (2015)
- DMI 4.0 (2021))))
2.0、3.0、4.0は、PCI Express の Generation と同じで、2.0 は、PCI Express Gen2という感じです。
DMI 3.0 に関しては、2021年の 500シリーズにて、x4 から x8 になったようです。調べてみたら、全部が x8 になったのではなく、H590とZ590のみ x8になったようです。
DMI 4.0 に関しては、2021年の 600シリーズ(Intel Gen12のChipset）で導入され、Chipset 側にも PCI Express Gen4 が導入されました。
おわりに
DMI、2021年に 500シリーズの一部にて、DMI 3.0 x4 => x8 、2021年の 600シリーズでは、DMI 4.0 x8 を導入しています。
Chipset 側に多くのSERDESを使いインターフェース (PCI Express や USB 3.x) が増えたため、CPU <=> I/O Chipset 間の転送レートを増やしています。
とは言え、PCI Express Gen4 x8 程度ではまだまだ足りないのでは？とは、思っています。
