はじめに
NVIDIA の
- P100 : NVIDIA Tesla P100 White PaperのNVLink High Speed Interconnect
- V100 : NVIDIA V100 Tensor コア GPUアーキテクチャr
- A100 : NVIDIA A100 Tensor コア GPUアーキテクチャ
- H100 : NVIDIA H100 Tensor Core GPU Architecture
の HBM Controller は、どうも、2つの 512bit で 1024bit の HBM に接続しているようです。
各HBMの動作周波数
- P100 : 703 MHz (HBM2 : 1.406 Gbps)
- V100 : 877.5 MHz (HBM2 : 1.755 Gbps)
- A100 : 1215 MHz (HBM2 : 2.43 Gbps)
- H100 : 非公開
- HBMe2版では、転送帯域 2000GB/sなので、2000GB/s / 5 = 400GB/s = 3200Gbps / 1024 == 3.2Gbps => 1.6GHz DDR ?
- HBM3では、転送帯域 3000GB/sなので、3000GB/s / 5 = 600GB/s = 4800Gbps / 1024 == 4.8Gbps => 2.4GHz DDR ?
HBM3 は 6.4Gbps, 8.4 Gbps があるので、H100 の次ではそれを使ってきそうですね。
おわりに
AMDのCDNA 2 (MI200) の HBM Controller は 8 channel (128bit) になっているようですが、NVIDIAのHBM Controller はずーと、512bit のようです。
関連ブログ
