Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2007-07-27から1日間の記事一覧

続、Verilog and SystemVerilog Gotchas

Verification Engineerの戯言 http://blogs.yahoo.co.jp/verification_engineer/10358344.html でも書きましたが、「Verilog and SystemVerilog Gotchas」について、 Stu Sutherland氏から、DeepChipに投稿があり、アップされました。 http://www.deepchip.c…