Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2008-07-31から1日間の記事一覧

Verilog HDL Transaction Recording

Verification Engineerの戯言 CadenceがIEEE Verilog BTFにVerilog HDLに対するTransaction Recording機能をPLIを使って提案したものがDraft Standard for Verilog Transaction Recording Extensionsにあります。 Copyrightが2003年になっているので、 まだ…